横向对比

一句话 — n8n 和 Dify 在自托管 AI 评测里经常并列出现，但它们想占据栈里完全不同的层。对照一套自建 AI 系统认真评估之后，我们吸收了 n8n，跳过了 Dify。决策归到同一个问题——“它想占据哪一层，而我是不是已经拥有那一层？"——两个平台的答案正好相反。这篇把决策框架完整摊开，你可以对着自己的栈跑一遍同样的评估。 为什么这个对比在 2026 年还值得写 半年前问"哪个 OSS AI 平台应该自己跑”，认真的答案大概只有三个。今天有几十个，而且彼此功能严重重叠。Dify 和 n8n 在评估清单里几乎总是并列出现——都用 TypeScript 写、都能 Docker 自托管、都有可视化编辑器、都能调 LLM。 这种表面的相似很有误导性。它们想占据的栈层完全不同。 把它们当替代品评估是一个范畴错误，代价就是一周的部署+返工。 对照已有的自托管栈认真评估后，我们得到的结论是： Dify 想当 orchestrator。如果你已经有一个 orchestrator，Dify 一无是处。 n8n 想当执行层（execution layer）。如果你还没有执行层，n8n 是市面上最好的开箱选项之一。 Dify 是什么 Dify 是开源 LLM 应用开发平台（Apache 2.0，GitHub 55k+ ⭐）。它的卖点： 可视化工作流编辑器 — 拖节点构建 AI 流水线 内置 RAG — 上传文档，得到一个可查询的知识库 Agent 构建器 — 预打包的 prompt 模板 + tool calling 模型网关 — 在 OpenAI / Anthropic / DeepSeek / 本地模型之上抽象一层 可观测性 dashboard — 请求日志、延迟、成本 2025–2026 年 Dify 用自研的 “Beehive Runtime” 替换了底层 LangChain，工程实现确实扎实。这个产品本身是认真做的。 ...

一句话 — RAG 从文档里找答案。Agent 去做事。真实系统几乎都是两者结合：RAG 提供上下文，Agent 基于上下文行动。难点不是选哪个，而是分清楚你问题的哪一层属于哪种模式。 为什么这个对比在现在很重要 过去半年发生了两件事，让 RAG vs Agent 不再是纸上谈兵。 第一：coding agent 在 2025 年 11 月跨过了质量门槛。Simon Willison 在 PyCon 闪电演讲里把这个时刻总结为 agent 从"经常能用"到"基本都能用"——可以作为日常生产力工具了，不再只是 demo。同一个月里 Anthropic、OpenAI、Google 之间的"最强模型"头衔换手了 5 次。 第二：模型实验室自己在转型。Greg Brockman 直说：“模型本身已经不再是产品。” AI21 关闭了模型团队转去做 agent。DeepSeek 第一次组建了 “Harness 团队”。Latent Space 把这个趋势总结为 “所有模型实验室现在都是 agent 实验室”。 当训练模型的人都开始说"模型不是产品"的时候，怎么把模型接到系统里就成了真正的工程问题。RAG 和 Agent 是两个主流答案，解决的问题不一样，选错了会浪费大量 token。 心智模型 RAG：先检索，再生成 RAG 是固定的四步流水线： 用户提问 │ ▼ Embedding 模型 → 向量 │ ▼ 向量库 / 搜索索引 → 取最相关的 top-K 片段 │ ▼ 片段拼进 LLM prompt 作为上下文 │ ▼ LLM 基于检索内容写一次答案 一次检索，一次生成。便宜、确定性高、易于 debug。 ...

一句话 — 华为在 IEEE ISCAS 2026 发布的韬(τ)定律，把摩尔定律的"缩晶体管尺寸"换成"缩时间常数 τ"，覆盖整个计算栈。论文是真的，量产数据是具体的，但"自登纳德以来第一个缩放定律"这个口号经不起细看。本质上这是一篇扎实的 3D 集成工程论文，外面包了一层关于中国如何在没有先进光刻的情况下做高性能芯片的战略叙事。 发布概况 2026 年 5 月 25 日，IEEE 国际电路与系统研讨会（ISCAS）在上海举行。华为半导体业务部总裁何庭波做主旨演讲，题为《半导体新路径探索与实践》。核心内容：一个新的缩放原则，华为命名为韬(τ)定律，对外宣称是"中国首个系统性半导体产业发展原则"。 同日，论文《A Time Scaling Theory for Multi-Layer Electronic Systems》提交到 ChinaXiv 预印本平台（ChinaXiv:202605.00224）。几小时内阅读量超过 3 万、下载量超过 1.3 万——这在预印本平台上不常见。 这件事值得认真对待，正因为它是论文，不是 PPT。 核心 reframe 过去 60 年，摩尔定律靠"缩晶体管尺寸"推动半导体进步。论文开篇承认行业共识： “For six decades, Moore’s geometric scaling drove progress in semiconductors… returns from pure dimensional shrinking have flattened, leading-edge design budgets exceed one billion dollars per chip, and cost-per-transistor at the most advanced nodes is no longer falling.” ...